# دیجیتال

تشخیص تابلو های محدود کننده سرعت با استفاده از FPGA

دراینمقالهیکروشسختافزاریباسرعتبالابرایتطبیقالگویمبتنیبرحداقلخطاجهتکاراکترهایتابلوهایمحدودکنندهسرعتارائهشدهاست. الگوریتمپیشنهادیدرقالبیکساختارموازیپیادهسازیشدهاست. کلیهماژولهایاینسختافزاربااستفادهازVHDLطراحیوتوصیفشدهاند. براییکتصویرورودیباابعاد 48*32, زمانمحاسبهبرابر 550 میکروثانیهمیباشد. FPGAپیشنهادیمابرایاینسختافزار, XC3S200PQ208میباشد. سنتزوپیادهسازیاینسختافزاربااستفادهازنرمافزارISEازشرکتXilinxانجامشدهاست. نتایجشبیهسازیبااستفادهازModelSimبدستآمدهاست.                                          دریافت فایل  
/ 1 نظر / 14 بازدید

طراحی چراغ راهنمایی هوشمند توسط چارت ASM

با درود به تمام دوستان امروز براتون یکی از پروژه های دانشگاهی مربوط به درس مدار منطقی پیشرفته رو گذاشتم:                                    Traffic ... ادامه مطلب
/ 4 نظر / 16 بازدید

آموزش AVR

سلام خیلی تاخیر داشتم،آخه سرم حسابی شلوغه،به هر حال ببخشید. دو تا جزوه ی آموزش AVR واستون گذاشتم:                                            جزوه ی یکم                                            جزوه ... ادامه مطلب
/ 1 نظر / 6 بازدید